DERWENT-ACC-NO:

1995-095550

DERWENT-WEFK

199513

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Semiconductor device package

mfg. method - by aligning

respective guiding holes formed on

its surface for back

process positioning of the frame

PATENT-ASSIGNEE: FUJITSU LTD[FUIT]

PRIORITY-DATA: 1993JP-0162844 (June 30, 1993)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE PAGES MAIN-IPC

JP 07022563 A

January 24, 1995

N/A

013 H01L 023/50

**APPLICATION-DATA:** 

PUB-NO APPL-DESCRIPTOR APPL-NO APPL-DATE JP 07022563A N/A 1993JP-0162844 June 30, 1993

INT-CL (IPC): H01L023/50

ABSTRACTED-PUB-NO: JP 07022563A

**BASIC-ABSTRACT**:

The method involves usage of a supporting frame which is provided with guiding holes on its surface. A lead frame having guiding holes is mounted on the supporting frame in a face down pattern so that the junction between the two frames are well aligned. This is obtained by positioning the respective guiding holes of the supporting and the lead frame one above the other. The whole structure constitutes a frame assembly unit.

ADVANTAGE - Carries out smooth positioning of frames. Improves efficiency of

manufacturing process.

CHOSEN-DRAWING: Dwg.1/27

TITLE-TERMS: SEMICONDUCTOR DEVICE PACKAGE MANUFACTURE METHOD ALIGN RESPECTIVE

GUIDE HOLE FORMING SURFACE BACK PROCESS POSITION FRAME

**DERWENT-CLASS: U11** 

EPI-CODES: U11-D01A1; U11-D03A1A;

SECONDARY-ACC-NO: Non-CPI Secondary Accession Numbers: N1995-075339

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

庁内整理番号

## (11)特許出願公開番号

# 特開平7-22563

(43)公開日 平成7年(1995)1月24日

(51) Int.Cl.<sup>6</sup>

識別記号

FΙ

技術表示箇所

H01L 23/50

K

審査請求 未請求 請求項の数2 OL (全 13 頁)

(21)出願番号	<b>特願平5-162844</b>	(71)出顧人 000005223
		富士通株式会社
(22) 出顧日	平成5年(1993)6月30日	神奈川県川崎市中原区上小田中1015番地
		(72)発明者 音喜多 孝輔
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(72)発明者 佐藤 光孝
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(72)発明者 林田 勝大
		神奈川県川崎市中原区上小田中1015番地
		富士通株式会社内
		(74)代理人 弁理士 伊東 忠彦
		最終質に続く


## (54) 【発明の名称】 半導体装置の製造方法

## (57)【要約】

【目的】 本発明はフレーム組立体を利用した半導体装置の製造方法に関し、フレーム組立体の位置決めを円滑化させて半導体装置の製造の能率化を実現することを目的とする。

【構成】 ステージフレーム80は、接合位置決め用ガイドホール83と逃がし穴84を有する。リードフレーム90は、接合位置決め用ガイドホール94と後工程位置決め用ガイドホール95を有する。両フレーム80,90は、ガイドホール83,94とを利用して位置合わせして接合され、フレーム組立体124を得る。その後の工程において、フレーム組立体124は、リードフレーム90の後工程位置決め用ガイドホール95のみを利用して位置決めするよう構成する。

#### 本発明の半導体装置の製造方法の一実施例の工程図



11/13/2003, EAST Version: 1.4.1

#### 【特許請求の範囲】

【請求項1】 フレームを複数枚接合してなるフレーム 組立体を用いて半導体装置を製造する方法において、フレームを、全部のフレーム(80,90)に接合位置 決め用ガイドホール(83,86,94,97)を有し、一のフレーム(90)に後工程位置決め用ガイドホール(95,98)を有する構成とし、

上記フレーム組立体を、各フレームの接合用位置決め用ガイドホールを利用してフレーム同士を位置合わせして接合することにより製造し、

その後の工程においては、該フレーム組立体を、上記一 のフレームの後工程位置決め用ガイドホールを利用して 位置決めする構成としたことを特徴とする半導体装置の 製造方法。

【請求項2】 ステージを有するステージフレーム(80)に、半導体チップをダイス付けするダイス付け工程(101)と、

ダイス付けされたステージフレームにリードを有するリードフレーム (90) を重ねて接合するリードフレーム 接合工程 (104) と、

接合されたフレーム組立体を樹脂封止する樹脂モールド 工程(108)を含む後工程(105~110)とより なる半導体装置の製造方法において、

該ステージフレーム(80)及びリードフレーム(90)を、双方が対応する部位に同一径の接合位置決め用ガイドホール(83,86,94,97)を有し、一方が後工程位置決め用ガイドホール(95,98)を有し、他方が、該後工程位置決め用ガイドホールの部位に、上記後工程位置決め用ガイドホールより大径の逃げ部(84,87)を有する構成とし、

上記リードフレーム接合工程においては、上記ステージフレームの接合位置決め用ガイドホールと上記リードフレームの接合用ガイドホールとをガイドピンに嵌合させて、上記ステージフレームと上記リードフレームとを位置合せし、

上記後工程においては、上記後工程位置決め用ガイドホールをガイドピンに嵌合させ、該後工程位置決め用ガイドホールにより、上記フレーム組立体を位置決めする構成としたことを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明は半導体装置の製造方法に 係り、特にフレームを複数重ねて接合してなるフレーム 組立体を用いて半導体装置を製造する方法に関する。

【0002】半導体装置は、リードを曲げて整形する最終工程の直前までは、細長のリードフレームを一の単位として取り扱って、ダイス付け工程、ワイヤボンディング工程、樹脂成形工程を経て製造される。

【0003】上記の各工程は、リードフレームに形成し 上記のよ てあるガイド孔を、樹脂成形装置等の位置決めピンに嵌 50 を行う。

2 合させて、リードフレームを上記装置に位置決めして行なっている。

【0004】フレームを複数重ねて接合してなるフレーム組立体を用いて半導体装置を製造する場合においても、各製造工程において、フレーム組立体を位置決めする必要がある。

#### [0005]

【従来の技術】図16は、例えば特開昭59-6615 7号(特公平4-1503号)に示されている半導体装 10 置10の製造方法の1例を示す。

【0006】半導体装置10は、図17に示すように、ステージ11、半導体チップ12、ワイヤ13及びインナーリード14が樹脂パッケージ15により封止され、樹脂パッケージ15の側面(図17中、背面側に位置する側面)よりアウターリード16が延出している構造を有する。

【0007】上記構造の半導体装置10は、以下に説明 するように製造される。

【0008】(1) ダイス付け工程21

20 図18に示すステージフレーム40のステージ11上に 半導体チップ12をダイス付けする。

【0009】(2) ステージフレームの位置決め工程22 図21に示すように、ダイス付けされたステージフレーム40のガイドホール41、42を治具43のガイドピン44、45に嵌合させて、ステージフレーム40を位置決めする。

(3) リードフレームの位置決め工程22

図19に示すリードフレーム46のガイドホール47, 48をガイドピン44,45に嵌合させ、図21に示す 30 ように、リードフレーム46をステージフレーム40上

【0010】ステージフレーム40とリードフレーム46とは、図20に示す位置関係とされる。

【0011】(4) フレーム接合工程24

に重なった状態で位置決めする。

位置決めされているフレーム46と40とを溶接して、 接合する。これにより、図22に示すフレーム組立体4 9を得る。

【0012】50は溶接された部分である。

【0013】51は積重ガイドホールであり、ガイドホ40 ール41とガイドホール47とが重なった構造である。

【0014】52は積重ガイドホールであり、ガイドホール47とガイドホール48とが重なった構造である。

【0015】(5) フレーム組立体49の位置決め工程25(図23参照)

フレーム組立体49を、その積重ガイドホール51,5 2を夫々ガイドピン53,54に嵌合させて、ワイヤボ ンディング装置55に位置決めする。

【0016】(6) ワイヤボンディング工程26 ト記のトッに位野油かした状態で、ワイヤザンデ

上記のように位置決めした状態で、ワイヤボンディング 50 を行う。

【0017】(7) フレーム組立体49Aの位置決め工程 27 (図24参照)

ワイヤボンティング装置から、ワイヤボンディングがさ れたフレーム組立体49Aを取り外し、次いでその積重 ガイドホール51,52を夫々ガイドピン56,57に 嵌合させて、樹脂成形金型58に位置決めする。

【0018】(8) 樹脂モールド工程28 上記のように位置決めした状態で、樹脂モールドを行

【0019】(9) フレーム組立体49Bの位置決め工程 10 29 (図25参照)

樹脂形成金型58から、樹脂パッケージ15が形成され たフレーム組立体49Bを取り外し、次いでその積重ガ イドホール51,52を夫々ガイドピン59,60に嵌 合させて、リード整形装置61に位置決めする。

【0020】(10) リード整形工程30

フレーム組立体の不要部分であるタイバー200等を切 断すると共に、アウタリードを曲げて整形する。

【0021】以上により、図17に示す半導体装置10 が製造される。

【0022】上記のように、従来は、フレーム40と4 6とを接合してフレーム組立体49を形成した後は、積 重ガイドホール51,52を利用して位置決めして、フ レーム接合後の工程であるワイヤボンディング、樹脂モ ールド、及びリード整形を行っていた。

## [0023]

【発明が解決しようとする課題】 ステージフレーム40 のガイドホール41及びリードフレーム46のカイドホ ール47の径は、ガイドピン44の径より若干大きいた を位置決めした状態において、ガイドホール41と47 とは、図26に拡大して示すように若干ずれた状態とな り易い。

【0024】フレーム40と46とがこの状態で接合さ れると、積重ガイドホール51は、図27(A),

(B) に示すように、ガイドホール41の軸線41aと ガイドホール47の軸線47aとがδずれた状態となっ てしまう。

【0025】別の積重ガイドホール52についても、上 となり易い。

【0026】このため、ガイドホール41(42)と4 7(48)とのずれの程度によっては、積重ガイドホー ル51,52とガイドピン53,54等の間の隙間が無 くなり、図16中の工程25,27,29において、積 重ガイドホール51,52をガイドピン53,54,5 6,57,59,60に嵌合させるとき及び各ガイドピ ンより引き抜くときに、きつくなり、場合によっては抜 けなくなったりすることが起きる。

ガイドピンより引き抜くまでワイヤボンディング、樹脂 モールド、リード整形が一時的に中断することになり、 半導体装置の生産数が少なくなってしまう。

【0028】また、積重ガイドホール51、52のガイ ドピンへの嵌合が及び引き抜きがきつくなると、嵌合、 引き抜きを各工程25~30で何回も行っている間にフ レーム組立体49が変形して波打ったようになり、各部 分が変形して、ワイヤボンディング及びリード整形が正 常に行なわれなくなったりする等の種々の不都合が生ず る虞れもあった。そこで、本発明は、フレーム接合工程 以後の工程においては、フレーム接合に際してフレーム 位置決めのために使用したガイドホールとは別のガイド ホールを使用するようにして、フレーム接合工程以後の 各工程におけるフレーム組立体の位置決めの円滑化を実 現した半導体装置の製造方法を提供することを目的とす

## [0029]

【課題を解決するための手段】請求項1の発明は、フレ ームを複数枚接合してなるフレーム組立体を用いて半導 20 体装置を製造する方法において、フレームを、全部のフ レームに接合位置決め用ガイドホールを有し、一のフレ ームに後工程位置決め用ガイドホールを有する構成と し、上記フレーム組立体を、各フレームの接合用位置決 め用ガイドホールを利用してフレーム同士を位置合わせ して接合することにより製造し、その後の工程において は、該フレーム組立体を、上記一のフレームの後工程位 置決め用ガイドホールを利用して位置決めする構成とし たものである。

【0030】請求項2の発明は、ステージを有するステ め、図16の工程22,23によりフレーム40,40 30 ージフレームに、半導体チップをダイス付けするダイス 付け工程と、ダイス付けされたステージフレームにリー ドを有するリードフレームを重ねて接合するリードフレ ーム接合工程と、接合されたフレーム組立体を樹脂封止 する樹脂モールド工程を含む後工程とよりなる半導体装 置の製造方法において、該ステージフレーム及びリード フレームを、双方が対応する部位に同一径の接合位置決 め用ガイドホールを有し、一方が後工程位置決め用ガイ ドホールを有し、他方が、該後工程位置決め用ガイドホ ールの部位に、上記後工程位置決め用ガイドホールより 記と同じく、ガイドホール42と48が若干ずれた状態 40 大径の逃げ部を有する構成とし、上記リードフレーム接 合工程においては、上記ステージフレームの接合位置決 め用ガイドホールと上記リードフレームの接合用ガイド ホールとをガイドピンに嵌合させて、上記ステージフレ ームと上記リードフレームとを位置合せし、上記後工程 においては、上記後工程位置決め用ガイドホールをガイ ドピンに嵌合させ、該後工程位置決め用ガイドホールに より、上記フレーム組立体を位置決めする構成としたも のである。

## [0031]

【0027】この場合には、作業者がフレーム組立体を 50 【作用】請求項1のフレーム同士を接合した後は、一の

フレームの位置決め用ガイドホールを利用して位置決め する構成は、フレーム同士の位置ずれがフレーム組立体 の位置決めに影響を及ぼさないように作用する。

【0032】請求項2の逃げ部を設けた構成は、フレー ム組立体を位置決めするガイドピンと干渉しないように 作用する。

[0033]

【実施例】図1は本発明の一実施例になる半導体装置の 製造方法の工程を示す。

【0034】説明の便宜上、まず本発明の製造方法によ 10 半導体チップ72をダイス付けする。 って製造された半導体装置の構造について、図2を参照 して説明する。

【0035】半導体装置70は、ステージ71、半導体 チップ72、ワイヤ73及びインナーリード74が樹脂 パッケージ75により封止され、樹脂パッケージ75の 側面からアウターリード76が延出している構造を有す る。

【0036】次に、半導体装置の製造方法に使用するス テージフレーム及びリードフレームについて説明する。 【0037】図3に示すように、ステージフレーム80 は、中央にステージ81を有し、一側のクレイドル部8 2に、接合位置決め用ガイドホール83及び逃げ部とし ての逃がし穴84を有し、他側のクレイドル部85に も、接合位置決め用ガイドホール86及び逃げ部として の逃がし穴87を有する構成である。

【0038】図4に示すように、リードフレーム90 は、中央に、インナーリード91及びアウターリード9 2を有し、一側のクレイドル部93に、接合位置決め用 ガイドホール94及び後工程位置決め用ガイドホール9 5を有し、他側のクレイドル部96に、接合位置決め用 30 24を得る。 ガイドホール97及び後工程位置決め用ガイドホール9 8を有する構成である。

【0039】ガイドホール83と94、及びガイドホー ル86と97は、夫々対応する部位に形成してあり、全 て同一径 d10を有する。

【0040】逃げ穴84とガイドホール95、及び逃げ 穴87とガイドホール98が夫々対向する部位に形成し てある。

【0041】ガイドホール95,98は共に径d11を有 する。

【0042】逃がし穴84、87の径d12は、上記のガ イドホール95の径d11より0.3mm程度大きい。

[0043]なお、 $(d_{12}-d_{11})=0.3$ mmは、ス テージフレーム80とリードフレーム90との間に起こ りうる位置ずれ量の約倍となるように定めてある。

【0044】なお、上記のガイドホール83、86は、 元々はステージフレーム80を製造するときに位置決め 用として使用されていたものである。

【0045】また、ガイドホール94と97は、リード フレーム90を製造するときに、位置決め用として使用 50 行う。

されていたものである。

【0046】ステージフレーム80とリードフレーム9 0とを対応させて示すと、図5に示す如くになる。

6

【0047】次に、上記の構成のステージフレーム80 及びリードフレーム90を使用して、図2の半導体装置 70を製造する方法について、図1を参照して説明す

【0048】(1) ダイス付け工程101 図3に示すステージフレーム80のステージ81上に、

【0049】(2) ステージフレームの位置決め工程10

図6(A), (B)に示すように、ダイス付けされたス テージフレーム80の接合位置決め用ガイドホール8 3,86を、フレーム接合装置120のガイドピン12 1,122に嵌合させて、ステージフレーム80を位置 決めする。

【0050】(3) リードフレームの位置決め工程103 図7(A), (B)に示すように、リードフレーム90 20 の接合用位置決め用ガイドホール94、95を、ガイド ピン121、122に嵌合させ、リードフレーム90を ステージフレーム80上に重ねた状態で位置決めする。 【0051】ステージフレーム80とリードフレーム9 0とは、図5に示す位置関係となる。

【0052】(4) フレーム接合工程104 位置決めされているステージフレーム80とリードフレ ーム90とを、図7(A)中、符号123で示す個所を 溶接して、接合する。

【0053】これにより、図8に示すフレーム組立体1

【0054】図1中、フレーム接合工程24の次の工程 から以後の工程を総称して後工程111という。

【0055】以後のワイヤボンディング工程等において フレーム組立体124を位置決めするには、後工程位置 決め用ガイドホール95,98を使用する。

【0056】このガイドホール95、98と逃がし穴8 4,87とは、図5より分かるように同軸的に配してあ

【0057】(5) フレーム組立体124の位置決め工程 40 105

図9·(A), (B)に示すようにフレーム組立体124 を、そのステージフレーム80の逃がし穴84とリード フレーム90の後工程位置決め用ガイドホール95と を、ワイヤボンディング装置125のガイドピン126 に嵌合させ、別の逃がし穴87と後工程位置決め用ガイ ドホール98とを、ガイドピン127に嵌合させて、ワ イヤボンディング装置125に位置決めする。

【0058】(6) ワイヤボンディング工程106 このように位置決めした状態で、ワイヤボンディングを

11/13/2003, EAST Version: 1.4.1

【0059】ワイヤボンディングが完了すると、ワイヤ ボンディングがされたフレーム組立体124Aが引き上 げられ、ガイドホール95, 98がガイドピン126, 127より抜かれる。

【0060】(7) フレーム組立体124Aの位置決め工

図10(A), (B)に示すように、ワイヤボンディン グがされたフレーム組立体124Aを、その逃がし穴8 4とガイドホール95とをガイドピン128に嵌合さ 29に嵌合させて、樹脂成形金型130に位置決めす る。

【0061】(8) 樹脂モールド工程108 上記のように位置決めした状態で、樹脂モールドを行 う。

【0062】モールドが完了すると、樹脂モールドがさ れたフレーム組立体124Bが引き上げられ、ガイドホ ール95,98がガイドピン126,127より抜かれ

(9) フレーム組立体124Bの位置決め工程109 図11(A), (B)に示すように、樹脂モールドされ たフレーム組立体124Bを、その逃がし穴84とガイ ドホール95とをガイドピン131に嵌合させ、逃がし 穴87とガイドホール98とをガイドピン132に嵌合 させて、リード整形装置133に位置決めする。

【0063】(10) リード整形工程110 フレーム組立体124Bを、図11(A)中、大略線1 34, 135, 136, 137の個所で切断し、その後 アウターリード92を曲げて整形する。

【0064】以上により、図2に示す半導体装置70が 30 得られる。

【0065】次に、工程105,107,109の特長 について説明する。

【0066】(1) ステージフレーム80とリードフレー ム90とが位置ずれなく接合された場合

図12(A), (B)に示すように、ガイドホール95 と逃がし穴84とは、夫々の軸線95a,84aが一致 している状態にある。

【0067】このため、逃がし穴84はガイドピン12 6(128, 131)には接触せず、隙間140を有す 40 る状態となり、ガイドホール95だけがガイドピン12 6(128,131)に位置規制されて嵌合する状態と なる。

【0068】従って、フレーム組立体124(124 A, 124B) のワイヤボンディング装置等への取り付 け及び取り外しは円滑に行われる。

【0069】(2) ステージフレーム80とリードフレー ム90とが位置ずれして接合された場合

図13(A), (B)に示すように、ガイドホール95

れている。

【0070】しかし、逃がし穴84の周壁は、ガイドホ ール95の内側には進入していない。

8

【0071】このため、逃がし穴84はガイドピン12 6(128, 131)には接触せず、依然として隙間1 41を有する状態となり、ガイドホール95だけがガイ ドピン126(128,131)に位置規制されて嵌合 する状態となる。

【0072】従って、フレーム組立体124(124 せ、逃がし穴87とガイドホール98とをガイドピン1 10 A.124B)の装置への取り付け及び取り外しは、円 滑に行われる。

> 【0073】この結果、図1中の後工程III(105~ 110)は、フレーム組立体124のうち上側に位置す るリードフレーム80のみが位置規制されて行われ、フ レーム組立体124(124A, 124B)の取り付 け、取り外しがとどこおることが原因で中断することな く円滑に行われ、半導体装置70は能率良く製造され

【0074】また、フレーム組立体124に曲がり等も 20 発生せず、ワイヤボンディング及びリード整形は精度良 く行われる。

【0075】次に本発明の変形例について説明する。

【0076】[第1の変形例]図14(A), (B)に 示すように、上記実施例とは逆に、上側のリードフレー ム90Aに逃がし穴84A、87Aを設け、下側のステ ージフレーム80Aにガイドホール95A,97Aを設 けた構成としてもよい。

【0077】フレーム組立体のうちステージフレーム8 O Aのみが位置規制される。

【0078】 [第2の変形例] 上記の逃がし穴84.8 7の代わりに、切り欠きを設けた構成としてもよい。

〔第3の変形例〕第2の変形例を発展させて、図15に 示すようにステージフレーム80Bをリードフレーム9 0 Bより幅狭とし、ガイドホール95B,97Bの下側 にはステージフレーム80Bが存在しないようにしても よい。

【0079】83B,86B,94B,97Bは接合位 置決め用ガイドホール、95B,98Bは後工程位置決 め用ガイドホールである。

【0080】〔第4の変形例〕フレーム組立体がフレー ムを三枚以上積層してなる構成にあっては、一のフレー ムにガイドホールを設け、他のフレームには逃がし穴を 設けて構成する。

[0081]

【発明の効果】以上説明したように、請求項1の発明に よれば、フレーム組立体がフレーム間に位置ずれがある 場合であっても、フレーム組立体を後の工程において、 位置決め及び位置決め解除を共に円滑に行うことが出来 る。従って、フレーム組立体の流れが中断することが無 と逃がし穴84とは、夫々の軸線95a,84aがδず 50 く、よって、フレーム組立体を用いた半導体装置を効率

良く生産出来る。

【0082】またフレームの変形が生ぜず、後工程を精 度良く行うことが出来る。

【0083】請求項2の発明によれば、フレーム組立体 がフレーム間に位置ずれがある場合であっても、フレー ム組立体を後の工程において、位置決め及び位置決め解 除を共に円滑に行うことが出来る。従って、フレーム組 立体の流れが中断することが無く、よって、フレーム組 立体を用いた半導体装置を効率良く生産出来る。

【0084】またフレームの変形が生ぜず、後工程を精 10 【図24】図16中の工程27を説明する図である。 度良く行うことが出来る。

## 【図面の簡単な説明】

【図1】本発明の半導体装置の製造方法の一実施例の工 程図である。

【図2】本発明の製造方法によって製造された半導体装 置の構造を示す図である。

【図3】ステージフレームを示す図である。

【図4】リードフレームを示す図である。

【図5】ステージフレームとリードフレームとを対応さ せて概略的に示す図である。

【図6】図1中の工程102を説明する図である。

【図7】図1中の工程103を説明する図である。

【図8】フレーム組立体を示す図である。

【図9】図1中の工程105を説明する図である。

【図10】図1中の工程107を説明する図である。

【図11】図1中の工程109を説明する図である。

【図12】フレームが位置ずれなく接合された場合の、

後工程位置決め用ガイドホールと逃がし穴との関係を示 す図である。

【図13】フレームが位置ずれして接合された場合の、 後工程位置決め用ガイドホールと逃がし穴との関係を示 す図である。

【図14】第1の変形例を示す図である。


【図15】第3の変形例を示す図である。

【図16】従来の半導体装置の製造方法の1例の工程図

【図17】特開昭59-66157号に示されている半 導体装置を示す図である。

【図2】

本発明の製造方法によって製造された半導体装置 の構造を示す図



10 【図18】ステージフレームを示す図である。

【図19】リードフレームを示す図である。

【図20】ステージフレームとリードフレームとを対応 させて概略的に示す図である。

【図21】図16中工程22及び工程23を説明する図 である。

【図22】フレーム同士を接合したフレーム組立体を示 す図である。

【図23】図16中の工程25を説明する図である。

【図25】図16中の工程29を説明する図である。

【図26】図16中、工程22,23におけるガイドホ ールの位置ずれ状態を示す図である。

【図27】積重ガイドホールを示す図である。

【符号の説明】

70 半導体装置

71,81 ステージ

72 半導体チップ

73 ワイヤ

20 74, 91 インナーリード

75 樹脂パッケージ

76,92 アウターリード

80 ステージフレーム

82,85,93,96 クレイドル部

83,86,94,97 接合位置決め用ガイドホール

84,87 逃がし穴

90 リードフレーム

95.98 後工程位置決め用ガイドホール

120 フレーム接合装置

30 121, 122, 126, 127, 128, 129, 1

30,131 ガイドピン

123 接合個所

124 フレーム組立体

125 ワイヤボンディング装置


130 樹脂成形金型

133 リード整形装置


140,141 隙間


【図17】

特開昭59-66157号に示されている半導体装置 表示す図




【図1】 本発明の半導体装置の製造方法の一実施例の工程図






11/13/2003, EAST Version: 1.4.1



11/13/2003, EAST Version: 1.4.1


-123

【図10】 【図11】 図1中の工程107を説明する図 図1中の工程109を説明する図 (A) (A) 132 124A 98-97(86) 97(86) 123 0 123 0 ガイドピン カイドピン 128ガイドピン (B) (B) ガイドピン131 ガイドピン 128 124B <u> ඉරාහරු උදාහල අ</u> 1333 リード整形装置 樹脂成形金型130 【図13】 【図14】 フレームが位置ずれして接合された場合の 後工程位置決め用ガイドホールと逃がし穴 第1の変形例を示す図 との関係を示す図 (A) <u>90</u> 90 87A 124 (124A,124B 126(128,131)




【図15】

第3の変形例を示す図




【図20】

ステージフレームとリードフレームとを対応させて 概略的に示す図




【図23】

図16中の工程25を説明する図




【図19】

リードフレームを示す図




【図22】

フレーム同士を接合したフレーム組立体を 示す図




【図25】

図16中の工程29を説明する図




【図24】

・・図16中の工程27を説明する図




11/13/2003, EAST Version: 1.4.1

【図16】 従来の半導体装置の製造方法の1例の工程図




【図26】


図16中、工程22.23におけるガイドホールの 位置ずれ状態を示す図



【図27】

## ・ 積重ガイドホールを示す図





フロントページの続き

(72)発明者 大澤 満洋 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 DERWENT-ACC-NO: 2000-553259

DERWENT-WEEK:

200051

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Semiconductor chip and lead

frame connection structure

used in lead on chip type package

manufacture, has

bonding stage with pilot pin that is

fitted into position

regulation hole of lead frame

PATENT-ASSIGNEE: MATSUSHITA **ELECTRONICS CORPIMATE** 

PRIORITY-DATA: 1999JP-0017464 (January 26, 1999)

**PATENT-FAMILY:** 

PUB-NO

**PUB-DATE** 

LANGUAGE PAGES

MAIN-IPC

JP 2000216173 A

August 4, 2000

N/A 005 H01L 021/52

**APPLICATION-DATA:** 

PUB-NO APPL-DESCRIPTOR

APPL-NO APPL-DATE

JP2000216173A N/A

1999JP-0017464 January 26, 1999

INT-CL (IPC): H01L021/52

ABSTRACTED-PUB-NO: JP2000216173A

**BASIC-ABSTRACT**:

NOVELTY - The semiconductor chip (8) and lead frame (11) are bonded using bonding stage. The bonding stage has a pilot pin (6) which is fitted in position regulation hole (12) of lead frame. During alignment of semiconductor chip and lead frame, pilot pin is fitted in the hole and lead frame is pushed horizontally.

USE - In manufacturing process of lead on chip (LOC) type package.

ADVANTAGE - Since pilot pin is fitted to position regulation hole of the lead frame, mechanical alignment of semiconductor chip and lead frame is done easily and mechanism of semiconductor device manufacturing apparatus is simplified and price of LOC package is reduced.

DESCRIPTION OF DRAWING(S) - The figure shows the top view of lead frame and semiconductor chip connection structure.

Pilot pin 6

Semiconductor chip 8

Lead frame 11

Position regulation hole 12

CHOSEN-DRAWING: Dwg.2/5

TITLE-TERMS: SEMICONDUCTOR CHIP LEAD FRAME CONNECT STRUCTURE LEAD CHIP TYPE

PACKAGE MANUFACTURE BOND

# STAGE PILOT PIN FIT POSITION REGULATE HOLE

**LEAD FRAME** 

**DERWENT-CLASS: U11** 

EPI-CODES: U11-D03A2;

SECONDARY-ACC-NO: Non-CPI Secondary Accession Numbers: N2000-409687 (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2000-216173 (P2000-216173A)

(43)公開日 平成12年8月4日(2000.8.4)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H01L 21/52

H01L 21/52

F 5F047

## 審査請求 未請求 請求項の数2 OL (全 5 頁)

(21)出願番号	特顧平11-17464	(71)出願人	000005843	
			松下電子工業株式会社	
(22)出顯日	平成11年1月26日(1999.1.26)		大阪府高槻市幸町1番1号	
		(72)発明者	増井 浩司	
			大阪府高槻市幸町1番1号	松下電子工業
			株式会社内	
		(72)発明者	田中 智之	
			大阪府高槻市幸町1番1号	松下電子工業
		ĺ	株式会社内	
		(74)代理人	100077931	


最終頁に続く

## (54) 【発明の名称】 半導体装置の製造装置

#### (57)【要約】

【課題】 リードフレームの位置規制のためのパイロットピンを設けることにより、シンプルで安価な半導体装置の製造装置を提供する。

【解決手段】 本発明の半導体装置の製造装置におけるボンディングステージ1は、半導体チップを真空吸着可能なチップ搭載面2とリードフレーム当接面3とを有している。また、リードフレーム当接面3上には、リードフレームの位置規制孔に一定のクリアアランスをもって嵌合するパイロットピン6が設けられている。パイロットピン6をリードフレームの位置規制孔に係合させることで半導体チップとリードフレームの位置合わせを容易に機械的に行なうことが可能となる。また、半導体装置の製造装置の機構が簡素化され、かつ、価格を低減することができる。



弁理士 前田 弘 (外1名)

## 【特許請求の範囲】

半導体チップとリードフレームとを接 【請求項1】 着固定するためのボンディングステージを備えた半導体 装置の製造装置であって、

上記ボンディングステージは、上記リードフレームの位 置規制孔に嵌合可能なパイロットピンを備えていること を特徴とする半導体装置の製造装置。

【請求項2】 請求項1に記載の半導体装置の製造装置 において、

リードフレームの位置規制孔に嵌合し、

上記リードフレームの位置規制孔に上記パイロットピン を係合させることにより上記半導体チップと上記リード フレームとの位置合わせを行う際に、上記リードフレー ムを水平に押す機構を有していることを特徴とする半導 体装置の製造装置。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、LOC型パッケー ジの製造工程における半導体チップをリードフレームに 20 接着固定するダイ・ボンディング工程に関する。

#### [0002]

【従来の技術】近年、主としてメモリーデバイスに代表 される半導体チップのパッケージ方式として、インナー リードを半導体チップの回路形成面上にまで延長し、半 導体チップ中央部に設けられた電極パッドとインナーリ ードとの間でワイヤー・ボンディングを行う方式、いわ ゆるLOC (リード・オン・チップ) 型パッケージ方式 が採用されている。

工程の1つに、ダイジングによって個々に分離された半 導体チップをリードフレームに接着固定するダイ・ボン ディング工程がある。このダイ・ボンディング工程で は、従来は、画像認識装置を用いて計測された半導体チ ップとリードフレームとの双方の位置に基づき、ボンデ ィングステージに設けられた駆動機構によりボンディン グステージの位置を補正することによって、半導体チッ プとリードフレームとの位置合わせを個別に行ってい た。

## [0004]

【発明が解決しようとする課題】しかしながら、このよ うな従来の半導体装置の製造装置においては、画像認識 装置が必要なこと、ボンディングステージに位置補正用 の駆動機構が必要なことにより、製造装置の機構が複雑 かつ高価になるという問題があった。また、認識ミスに より装置の稼動が停止するという問題もあった。

【〇〇〇5】本発明の目的は、ボンディングステージに リードフレームの位置規制のためのパイロットピンを設 けることにより、シンプルで安価な半導体装置の製造装 置を提供することにある。

[0006]

【課題を解決するための手段】本発明の半導体装置の製 造装置は、半導体チップとリードフレームとを接着固定 するためのボンディングステージを備えた半導体装置の 製造装置であって、上記ボンディングステージは、上記 リードフレームの位置規制孔に嵌合可能なパイロットピ ンを備えている。

【0007】これにより、パイロットピンをリードフレ ームの位置規制孔に係合させることで半導体チップとリ 上記パイロットピンは一定のクリアランスをもって上記 10 -ドフレームの位置合わせを容易に機械的に行なうこと が可能となる。しかも、半導体チップやリードフレーム の位置を計測するための画像認識装置やボンディングス テージを位置補正するための駆動機構が不要となり、半 導体装置の製造装置の機構が簡素化され、かつ、価格を 低減することができる。

> 【0008】上記半導体装置の製造装置において、上記 パイロットピンを一定のクリアランスをもって上記リー ドフレームの位置規制孔に嵌合させ、上記リードフレー ムの位置規制孔に上記パイロットピンを係合させること により上記半導体チップと上記リードフレームとの位置 合わせを行う際に、上記リードフレームを水平に押す機 構を設けることにより、パイロットピンとリードフレー ムの位置規制孔とのクリアランスを一定の位置に片寄せ することが可能となるため位置合わせの精度をより安定 化させることができる。また、半導体装置の製造装置の 機構が簡素化され、かつ、価格をさらに低減することが できる。

## [0009]

【発明の実施の形態】本発明は、ダイジングによって個 【0003】このLOC型パッケージ方式における製造 30 々に分離された半導体チップをリードフレームに接着固 定するダイ・ボンディングという工程に関するものであ る。

> 【0010】以下、本発明の実施形態について、図1及 び図2を参照しながら説明する。ここで図1は本発明の 実施形態に係る半導体装置の製造装置の断面図、図2は 本発明の半導体装置の製造装置において、チップ搭載面 に半導体チップが搭載され、リードフレーム当接面にリ ードフレームが当接されている状態の平面図である。

【0011】図1及び図2に示すように、本発明の半導 40 体装置の製造装置におけるボンディングステージ1は、 半導体チップが搭載されるチップ搭載面2と、リードフ レームが当接されるリードフレーム当接面3とを有して いる。そのリードフレーム当接面3はチップ搭載面2を 取り囲み、かつ、チップ搭載面2より高さ位置が上にあ る。また、チップ搭載面2とリードフレーム当接面3に は、ボンディングステージ1を貫通する真空吸着孔4, 5の上端がそれぞれ開口している。また、リードフレー ム当接面3の上には、リードフレームの位置規制孔に嵌 合可能なパイロットピン6が設けられている。さらに、 50 チップ搭載面2は半導体チップ面のサイズより小さく作

られている。また、チップ搭載面2の周囲には溝7が設 けらている。ただし、図1ではパイロットピン6を便宜 上表示したが、I-I線における断面にはパイロットピ ン6は現実には存在しない。

【0012】図3は、本発明の半導体装置の製造装置に 使用されるリードフレームの平面図である。同図に示す ように、リードフレームは半導体チップとリードフレー ムとを接着固定するための固定用リード13,14と、 半導体チップの外周部に近接して配置されかつ半導体チ ップの中央付近まで延びる多数のインナーリード15 と、各インナーリード15の後端から導出され、インナ ーリード15と同数であるアウターリード16と、各ア ウターリード16の先端を順次接続するダムバー17 と、名アウターリード16の後端を順次接続する四角形 の外枠18a~dとを備えている。上記ダムバー17 は、各々外枠18a, bに平行な2辺からなる。

【0013】ここで、上記固定用リード13,14は合 計6箇所に設けられている。そのうち4箇所(固定用リ ード13)は、両端のインナーリード15から導出され ており、かつ、インナーリード15と外枠18c, dと の間に設けられている。残りの2箇所(固定用リード1 4)は、多数のインナーリード15のうち中央にあるイ ンナーリードの先端から、リードフレームの中心に向か って、導出されている。これら6箇所の固定用リード1 3.14により、半導体チップとリードフレームとを確 実に接着固定することができる。ただし、固定用リード の位置は上述の位置に限定されるものでないことはいう までもない。

【0014】次に、本発明の半導体装置の製造装置にお について説明する。

【0015】まず、図4(a)に示すように、ボンディ ングステージ1のチップ搭載面2上に半導体チップ8を 載置し、チップ真空吸着孔4から真空ポンプ(図示せ ず)により真空吸着を行って半導体チップ8を固定す る。これにより、半導体チップ8の不要な上下左右への 移動を防止する。

【0016】そして、図4(b)に示すように、半導体 チップ8上の所定の位置、すなわちリードフレームとの 接着箇所に接着剤 9をディスペンスノズル 10により塗 40 布する。ただし、リードフレーム側の接着部にあらかじ め接着剤を付けたリードフレームを用いる場合には、図 4 (b) に示すような半導体チップ上への接着剤の塗布 は行わないものとする。

【0017】次に、図4(c)に示すように、リードフ レーム11の位置規制孔12をパイロットピン6に係合 させ、さらに、リードフレーム横押し機構30によりリ ードフレーム11を水平に押すことにより、半導体チッ プ8とリードフレーム11との位置合わせを行う。真空 当接面3に固定した後に、接着剤9を硬化させて半導体 チップ8とリードフレーム11とを接着固定する。

【0018】本実施形態では、接着剤の種類については 説明していないが、例えば、接着剤として熱硬化性接着 剤や紫外線硬化性接着剤を用いることが可能であり、そ の場合においてはそれぞれ加熱手段や紫外線照射手段を 用いて各接着剤を硬化させることになる。

【0019】また、図5は、本発明の半導体装置による 半導体チップとリードフレームとの接着固定の後に、外 10 部接続のために指定されたインナーリード15と半導体 チップ8の電極部19との間で、極細線20によるワイ ヤー・ボンディングを行った状態を示す平面図である。 【0020】上述のように、本実施形態の製造装置にお いては、半導体チップ8とリードフレーム11との位置 合わせを容易に機械的に行うことができる。また、パイ ロットピン6とリードフレーム11の位置規制孔12と の間のクリアランスを一定の位置に片寄せすることによ り、位置合わせの精度をより安定化させることができ る。さらに、半導体チップやリードフレームの位置を計 測するための画像認識装置やボンディングステージの位 置を補正するための駆動機構が不要となり、装置の機構 が簡素化され、かつ、価格が低減できるという利点もあ

【0021】なお、本発明の半導体装置の製造工程に代 えて、ボンディングステージ1のチップ搭載面2上への 半導体チップ8の載置、固定の後に、ロータリー搬送装 置によりボンディングステージ1を移動させることによ り、1つのディスペンスノズル10を用いて、所定の数 箇所の接着箇所に接着剤9を塗布するようにしてもよ ける半導体チップとリードフレームとの接着固定の手順 30 い。この場合には、ボンディングステージ1のリードフ レーム当接面3上へのリードフレーム11の載置、固定 の後に、ボンディングステージ1を移動させることによ り、接着剤を硬化させるため、紫外線を上記接着箇所に 照射することとなる。

> 【0022】また、リードフレーム11の位置規制孔1 2の形状は特定のものに限定されない。例えば、位置規 制孔12の形状として、円、三角円等を採用することが できる。

[0023]

【発明の効果】以上に説明したように本発明の半導体装 置の製造装置によれば、パイロットピンをリードフレー ムの位置規制孔に係合させることで半導体チップとリー ドフレームの位置合わせを容易に機械的に行なうことが 可能となる。また、半導体装置の製造装置の機構が簡素 化され、かつ、価格を低減することができる。

【図面の簡単な説明】

【図1】実施形態に係る半導体装置の製造装置の断面図 であって、図2の I-I線における断面図である。

【図2】実施形態に係る半導体装置の製造装置におい 吸着を行ってそのリードフレーム11をリードフレーム 50 て、チップ搭載面に半導体チップが搭載され、リードフ

レーム当接面にリードフレームが当接されている状態の 平面図である。

【図3】実施形態に係る半導体装置の製造装置に使用されるリードフレームの平面図である。

【図4】実施形態に係る半導体装置の製造装置における 半導体チップとリードフレームとの接着固定の手順を示 す断面図である。

【図5】実施形態によるダイ・ボンディング後、ワイヤー・ボンディングを行った後の半導体装置の平面図である。


## 【符号の説明】

- 1 ボンディングステージ
- 2 チップ搭載面
- 3 リードフレーム当接面
- 4 チップ真空吸着孔
- 5 リードフレーム真空吸着孔


6 パイロットピン

- 7 溝
- 8 半導体チップ
- 9 接着剤
- 10 ディスペンスノズル
- 11 リードフレーム
- 12 位置規制孔
- 13 固定用リード
- 14 固定用リード
- 10 15 インナーリード
  - 16 アウターリード
  - 17 ダムバー
  - 18 外枠
  - 19 電極部
  - 20 極細線
  - 30 リードフレーム横押し機構


【図1】




【図2】





【図3】




【図5】









## フロントページの続き

(72)発明者 田村 佳和

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 田中 彰一

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 村山 次雄

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

Fターム(参考) 5F047 AA11 BA21 BB11 BB18 FA08 FA22 FA32